Конференция FPGA-Systems 2025

В группе DFT занимаюсь доработкой RTL для DFT, встраиванием DFT-структур, верификацией, симуляцией и моделированием. До YADRO проектировал и тестировал отказоустойчивые бортовые вычислители, работал в испытательной лаборатории по функциональному контролю микросхем.

Специализируюсь на разработке для ПЛИС на языке SystemVerilog. Люблю решать нестандартные задачи, находить оптимальные, красивые технические решения.

Разработка и продвижение системы функционального и логического проектирования ПЛИС/СБИС.

С 2010 года разрабатываю микроконтроллерную электронику и ПО к ней. Яростный ненавистник всего
проприетарного, «вендор лока» и «облачных» решений. Апологет FOSS, фанат ОС FreeBSD и UNIX-way в целом.

Занимаюсь разработкой аппаратуры для робототехнических комплексов, программированием микроконтроллеров, проектированием на ПЛИС

Есть опыт в области радиосвязи, видеообработки и систем управлении. Участвовал во всех циклах разработки и изготовления продукции (от ТЗ до ПСИ) в роли схемотехники, тополога и FPGA-разработчика В настоящее время сосредоточен на аппаратном прототипировании исследовательских задач.

Пишу софт для МК/SoC, модули на HDL. Разрабатываю и тестирую блок-дизайны FPGA.

Тимлид команды автоматизации инфраструктуры и приемочного тестирования в компании YADRO. Занимается развитием фреймворков для тестирования продуктов компании. До этого занимался автоматизацией тестирования In-Memory DB, продуктов банковской сферы.

Окончил БГУИР и со второго курса работаю в сфере микроэлектроники. Карьеру начинал как FPGA‑разработчик, сейчас специализируюсь на проектировании ASIC. Работаю в Москве, сам из Беларуси. Моя личная цитата: «Прогресс и инновации — вот что действительно важно».

Занимаюсь реализацией алгоритмов обработки изображений на FPGA. Наша команда разрабатывает пользовательские проекты на Verilog, а также генерирует синтезируемый HDL-код с использованием MATLAB и Simulink.

Занимаюсь программированием и сборкой печатных плат на PnP-станке

Мы занимаемся системами связи и телекоммуникаций, исследуем и разрабатываем алгоритмы ЦОС для DFE современных систем связи.

Инженер с 15-летним опытом работы и физико-математическим образованием.

Занимаюсь верификацией блоков и подсистем СнК по методологии UVM.

Выпускник МИЭТ 2016 года, с момента выпуска занимаюсь физическим синтезом цифровых микросхем. Участвую в образовательных программах YADRO.