FPGA-Systems 2024.02 x YADROScala, RISC-V, Open Source и производительность
Красносельская
ждем тебя на следующем!
О митапе
30 ноября в Москве и онлайн состоится вторая осенняя встреча сообщества FPGA-Systems.
Мероприятие пройдет при поддержке YADRO — ведущего российского разработчика оборудования для ЦОД и телеком-операторов.
Запись
Программа
Спикеры
Михаил Коробков
FPGA-Systems YADRO
Ведущий нашего митапа, бессменный «вождь» сообщества и издатель профильного журнала.
Олег Щепитинщиков
руководитель группы post-silicon verification в отделе аппаратной валидации, тестирования и квалификации, YADRO
20 лет опыта разработки электроники с FPGA в различных прикладных областях — как в государственных, так и в частных компаниях.
20 лет опыта разработки электроники с FPGA в различных прикладных областях — как в государственных, так и в частных компаниях.
Денис Муратов
ведущий инженер по разработке СнК, YADRO
20 лет опыта в разработке интегральных схем в международных компаниях.
Андрей Ефимов
ведущий инженер-верификатор, Бюро 1440
Занимаюсь верификацией систем обработки данных и ЦОС на FPGA. Превратил хобби в работу.
Занимаюсь верификацией систем обработки данных и ЦОС на FPGA. Превратил хобби в работу.
Никита Малышев
руководитель направления САПР цифрового моделирования и синтеза, «ЭРЕМЕКС»
Разработка и продвижение системы функционального и логического проектирования ПЛИС/СБИС.
Сергей Мирошниченко
руководитель отдела системного программирования, YADRO
15 лет разработки драйверов и подсистем ОС, а также коллекционирования анекдотов на С.
15 лет разработки драйверов и подсистем ОС, а также коллекционирования анекдотов на С.
Сергей Чусов
инженер по верификации, НИЛ ЭСК НИУ МИЭТ
4 года опыта функциональной и системной верификации цифровых устройств. Опыт верификации СФ-блоков, процессорных ядер, СнК. Соавтор «Школы синтеза цифровых схем». Организатор хакатонов SoC Design Challenge 2023, 2024. Создатель открытого курса по функциональной верификации RISC-V-ядер.
4 года опыта функциональной и системной верификации цифровых устройств. Опыт верификации СФ-блоков, процессорных ядер, СнК. Соавтор «Школы синтеза цифровых схем». Организатор хакатонов SoC Design Challenge 2023, 2024. Создатель открытого курса по функциональной верификации RISC-V-ядер.
Алексей Мухаматнабеев
старший инженер отдела FPGA прототипирования, YADRO
16 лет в сфере разработки электроники, 8 лет из которых работаю c FPGA. Последние 3 года — в команде FPGA YADRO.
16 лет в сфере разработки электроники, 8 лет из которых работаю c FPGA. Последние 3 года — в команде FPGA YADRO.
Алексей Гребенников
независимый эксперт
Опыт работы с ПЛИС — 8 лет. Проекты: интерфейсы eth 1G, 10G, SATA, HDMI, DDR и т. д. Обработка сетевых пакетов на уровнях L2/L3/L4. Реализация распространенных алгоритмов хэширования.
Опыт работы с ПЛИС — 8 лет. Проекты: интерфейсы eth 1G, 10G, SATA, HDMI, DDR и т. д. Обработка сетевых пакетов на уровнях L2/L3/L4. Реализация распространенных алгоритмов хэширования.
